High-speed semiconductor device	
Patent Number:	□ <u>US4233672</u>
Publication date:	1980-11-11
Inventor(s):	SUZUKI YASOJI; OCHII KIYOFUMI; ASAHI HIROZI
Applicant(s)::	TOKYO SHIBAURA ELECTRIC CO
Requested Patent:	□ <u>JP54072691</u>
Application Number:	US19780962222 19781120
Priority Number(s):	JP19770139586 19771121
IPC Classification:	G11C7/00
EC Classification:	G11C11/412, H01L27/02B3B2, H01L27/092P
Equivalents:	☐ <u>DE2850305</u> , JP1369031C, JP61024830B
Abstract	
A CMOS semiconductor memory device in which a memory cell array and peripheral circuits are formed	

A CMOS semiconductor memory device in which a memory cell array and peripheral circuits are formed on the same semiconductor substrate. Wells of the peripheral circuits with MOS transistors of one channel type formed therein are supplied with a PN junction reverse bias potential higher than that for wells of the memory cell array during the memory operation, while the potential at the peripheral circuit wells is made equal to the potential at the wells of the memory cell array when the memory is not operating. High-speed operation of the memory device may be achieved because the junction capacitance of the MOS transistors formed in the peripheral circuit wells is reduced when the memory is operating.

Data supplied from the esp@cenet database - 12

## (9日本国特許庁(JP)

⑩特許出願公開

# ⑩公開特許公報 (A)

昭54-72691

⑤ Int. Cl.²H 01 L 27/10G 11 C 11/40

H 01 L 29/78

識別記号 〇日本分類

99(5) H 0 99(5) E 3 97(7) C 13 庁内整理番号 @

❸公開 昭和54年(1979)6月11日

7210-5 F

7010-5B 発明の数 2 6603-5F 審査請求 有

(全 4 頁)

### 分半導体装置

创特

願 昭52-139586

②出 願 昭52(1977)11月21日

の発 明 者 鈴木ハ十二

川崎市幸区小向東芝町1番地

東京芝浦電気株式会社トランジ

スタ工場内

同 落井清文

川崎市幸区小向東芝町1番地

東京芝浦電気株式会社トランジ

スタ工場内

仰発 明 者 朝日広治

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社トランジ

スタ工場内

切出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

邳代 理 人 弁理士 鈴江武彦

外2名

E H H H

1. 発明の名称

半導体装置

#### 2. 特許請求の範囲

- (1) 第1の電源電圧が印加される第1海低型の半導体をと、この差体に形成され第2の電源電圧が印加される第1海電型の銀1のウエル領域と、前記基体に前記ウエル領域とはた間して形成され第3の電源電圧が印加される 第2海電型の第2のウエル領域とを具備にある。 前記部3の電源電圧は第2のウエル領域に形成される接合容量が第1のウエル領域に形成される接合容量が第1のウエル領域に形成される接合容量とり小となる電圧であることを特徴とする半導体装置。
- (2) 第1の循環電圧が印加される第1海電型の 半海体基体と、この基体に形成され第2の電 改造圧が印加される第2将電型の第1のウェ ル領域と、前記基体に前記ウェル領域とは離 間して形成され第3の電源電圧が印加される 第2海電型の第2のウエル領域と、この領域

部

に時間を選択して前記第3の電源電圧を印加させる手段とを具備し、前記第3の電源電圧は第2のウエル領域に形成される接合容量が第1のウエル領域に形成される接合容量より小となる電圧であることを特徴とする半導体禁償。

#### 3. 発明の詳細な説明

本発明は半導体メモリのデータ読み出し時間を短縮化する場合に適した半導体装置に関する ものである。

近年、MOS型半海体を用いた大容量メモリの発展がめざましく、高密度集積化と共に、動作の高速化が大きなテーマとなつている。MOS型メモリの高速化とは、データ銃み出し時間・ACCを短縮化することであるが、もともと電圧制御末子であるMOSトランジスタを用いたメモリでは、各部回路のありゆる部分に付随する容量(キャパンタンス)を充、放電するための伝統運延時間の総和で、ACCが決まるため、存遊客員をいかに該少させるかが、高速化のた

全 記 記 記 記 記 記

めの一つのアプローチの手法となる。

一般に存在した。 大とは、MOS集積回路のようの を発展とは、MOS集積の分ののののののできた。 を登したが、MOS最近に例があるののできたが、MOS最近に例がある。 を登したが、MOSのでは、MOOのできたが、MOOのできないが、MOOのでは、MOOのできないが、MOOのできないが、MOOのでは、MOOのできないが、MOOのできないが、MOO

本発明は上記事情に鑑みてなされたもので、 相補 M O S 型無積回路基板には必然的に形成されるウェル領域を分割し、該領域に、高い逆方向毎年を加えることが許されるものとそうでな

; (i)

電圧 Vsub を印加するものである。なお第1図において々はP型拡散層、5はN型拡散層、6はフィールド酸化膜、1はゲート酸化膜、8は電流配線層である。

第2回は上記銀1回の考え方を相補MOS型

通

5021 特別 FIS4-72691(2) いものとを選択して配置することにより、高速 動作を可能ならしめ、また上記高い逆方向電圧

動作を可能ならしめ、また上記高い逆方向電圧 印加を必要時のみ行なりことにより、消費能力 の低減化を可能ならしめた半導体装置を提供し

ようとするものである。 以下図面をお照して本

第3図、第4図は前記電圧 Vsubを得るための回路で、第3図は矩形故を発掘する非安定マルチパイプレータ回路である。この回路はチップイネーブル信号 CEが高レベルである時、矩形波を発掘してこれを出力端 0」 から第4図の基板パイアス発生回路の入力端 I 、 に供給し、

CBが低レベルである時、上記矩形放発掘を停 止する。第4図の回路では、インパータ21の 入力端に供給される矩形波パルスの立上り毎に、 出力端 0 。 側の正電荷をダイオード 2 2 を介し てコンデンサ23個へ引込み、矩形波パルスの 立下り毎に正角荷をダイオード24を介して放 電させる。との動作を繰返すと、出力端 0 。側 には正電荷がなくなり、出力端O。にはVss (接地)電位より更に低い電源電圧 V sub が得 られるから、これを第2図の基板低圧 Vsub と して用いるものである。 との電圧 V sub の供給 は、第3図のチップイネープル信号で制御され、 該信号CBが低レベル側にある時は矩形放発振 が止まるから、必要時のみ供給されることにな る。とれにより動作不要時には第3図の発振回 路等は動作を停止し、従つて低消費電力化が可 能となるものである。

第5図は本発明を相補MOS型メモリの電圧 センス回路に適用した場合の契施例である。と の回路は、チップイネープル信号CEによりト

語

を悲板パイアスとするNチャネルトランジスタ 371,372により高速の再費を込みが行な われることにより、 tACC の短縮化が可能とな る。またこの回路は、トランジスタ33, 332 がPチャネル型であることにより、タイミング 信号φ1、φ2 と同様にφ, もVDD、接地間電 圧振幅化できるという利点が具備されるもので ある。

第6図は本発明を相補MOS型メモリセルに 遊用した場合の実施例である。即ち前記の説明 ではメモリセルを構成するトランジスタに逆方 向間圧 V sub を用いるのは許されないとしたが、 これはセル本体41についてであり、セル出力 を伝遊するトランスファ素子としてのNチャネ ル型MOSトランジスタ42, , 42, につい ては、これによるリーク電流を許容できれば、 該トランジスタの悲板電極に Vsub を印加して もよいことを示したものである。これによつて もIACC短縮の一助となる。

第7回は基板パイアス回路の応用例を示す。

特開 昭54--72691 (3) ランジスタ31,,31.をオン(再通)させ、

セルアレイのデータ出力線BUS, BUSを " 1 ″ レベル ( VDDレベル) にブリチャージす る。なお32、、32、は高抵抗である。そし てタイミング信号するをグート入力とするトラ ンジスタ331 、 332 で 21 点、 22 点の寄 生容量に出力級BUS、BUSの電圧を供給し、 これらの電圧のいずれかがセルアレイのデータ 鋭出して変化したら、トランジスタ34をタイ ミング信号 4 2 でオンさせ、フリップフロップ 35をトランジスタ36,, 36, の作用でい **ずれか一方に反転させることにより単圧センス** を行なり。その後タイミング信号は」をゲート 入力とするトランジスタ31」、31。で、フ リップフロップ35の出力をメモリセルに送出 し、データの再番を込みを行なり。とのような 回路にあつても、NチャネルMOSトランジス タ34、361、362の基板パイアスとして、 削述の Vsub が供給されているので、フリツブ フロップ35が高速動作を行ない、またVsub

この回路は入力端 I 1 に第3回の 0 1 から発振 出力を受け、チップイネーブル信号CBが高レ ベルにある時電圧 Vsub を出力し、CBが低レ ベルにある時電圧 VSS を出力する回路である。

なお本発明は上記実施例に限られず、例えば 第1図のN型基板をP型基板とする場合にも適 用できる。この場合ウエル領域はN型となるか ら、これに伴ない基板電極の電圧 V s u b を印加 するトランジスタはNチャネル型トランジスタ となる。

以上説明した如く本発明によれば、回路動作 に問題を生じることなく接合容量を減少化でき、 しかもこの接合容量の減少化は不純物變度の高 いウエル領域で行なわれるから、データ耽み出 し時間 tACC を大巾に短縮でき、また上記接合 容量を減少させるための逆方向処圧は時間を選 択して与えるので、回路消費電力を断減し得る 半導体装置が提供できるものである。

4. 図面の簡単な説明

第1図は本発明の一実施例を示す装置断面図、

羽 昭54一72691 (4)

**≯**1 図

第2四は同狭世の具体例を示す回路図、第3図、 第4回は同回路のVsubを得るための回路図、 第5回ないし第7回は本発明の応用例の回路図 である。


1 … N 整 基 板 2 , 3 … P 型 ウェル 領 域 V D D , V S S , V s u b … 電 源 電 圧 C E … チップィネーブル 信号


出顏人代理人 弁理士

Trni Trp 8 Trn2

N Type Si N Type Si Vod Vsub

**才** 3 図





1) 21 23 22 Vsub

